SDRAM
出自KMU Wiki
(修訂版本間差異)
| 在2008年3月11日 (二) 09:40所做的修訂版本 (編輯) Itchen (對話 | 貢獻) (新頁面: Synchronous&nbsp Dynamic Random Access Memory (SD ram) 168-pin SDRAM DIMMs SDR SDRAM clock 從 66, 100, and 133 MHz (15, 10, and 7.5 ns/cycle). 最高到 150 MHz. [[Image:SDra...) ←上一個 |
當前修訂版本 (2008年3月11日 (二) 09:40) (編輯) (撤銷) Itchen (對話 | 貢獻) (新頁面: Synchronous&nbsp Dynamic Random Access Memory (SD ram) 168-pin SDRAM DIMMs SDR SDRAM clock 從 66, 100, and 133 MHz (15, 10, and 7.5 ns/cycle). 最高到 150 MHz. [[Image:SDra...) |
當前修訂版本
Synchronous  Dynamic Random Access Memory (SD ram)
168-pin SDRAM DIMMs
SDR SDRAM clock 從 66, 100, and 133 MHz (15, 10, and 7.5 ns/cycle). 最高到 150 MHz.
